矿井提升机多目标多cpu高可靠性处理装置制造方法
【专利摘要】本实用新型提供了一种矿井提升机多目标多CPU高可靠性处理装置，包括通过总线相连的CPU处理器U1、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6。本实用新型采用多CPU处理矿井提升机的多目标任务，使用双路电源、串并行总线混合的方式来提高可靠性，具有操作方便、可靠性更强的优点。
【专利说明】矿井提升机多目标多CPU高可靠性处理装置
【技术领域】
[0001]本实用新型涉及一种多CPU处理装置，特别是一种针对矿井提升机多目标多CPU的多路电源、串并行总线混合的处理装置。
【背景技术】
[0002]矿井提升机是在两定点间往复运动的机械，其负载为位势负载。它的特殊工艺要求决定了矿井提升机必须能满足四象限运行，具有较高的调速精度和行程控制能力，并具有一定的过载能力。另外由于提升机特殊的作业场所，其中一部分提升机还要担任人员运输的任务，因此对系统的安全性和可靠性要求很高。
[0003]我国现有的矿井提升机控制系统装置基本采用国外的控制系统，这些控制系统，采用单个不间断电源供电来保证系统运行；多CPU间采用单一的并行总线。
实用新型内容
[0004]为了解决上述现有技术存在的问题，本实用新型提供一种可靠性强的提升机多目标多CPU处理装置。
[0005]根据本实用新型提供的矿井提升机多目标多CPU高可靠性处理装置，包括总线、CPU处理器Ul、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6 ；
[0006]所述CPU处理器U1、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6通过总线相连；
[0007]CPU处理器Ul、CPU处理器U3、CPU处理器U4、CPU处理器U5和CPU处理器U6中的并行处理电路及串行处理电路分别采用供电电源A、供电电源B供电，并行处理电路和串行处理电路间采用隔离单元进行电气隔离；CPU处理器U2采用单独的电源。
[0008]与现有技术相比，本实用新型具有如下的有益效果:
[0009]本装置采用多CPU处理矿井提升机的多目标任务，使用双路电源、串并行总线混合的方式来提高可靠性。与现有系统相比，具有操作方便、可靠性更强的优点。
【专利附图】
【附图说明】
[0010]通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显:
[0011]图1是本实用新型的总线连接图；
[0012]图2是本实用新型的电源连接图。
【具体实施方式】
[0013]下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进。这些都属于本实用新型的保护范围。
[0014]图1所示，本实用新型的电路主要由CPU处理器U1、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6。
[0015]CPU处理器Ul通过并行接口连接到并行总线上；CPU处理器Ul通过串行接口连接到串行总线上。
[0016]CPU处理器U2通过串行接口连接到串行总线上。
[0017]CPU处理器U3通过并行接口连接到并行总线上；CPU处理器U3通过串行接口连接到串行总线上。
[0018]CPU处理器U4通过并行接口连接到并行总线上；CPU处理器U4通过串行接口连接到串行总线上。
[0019]CPU处理器U5通过并行接口连接到并行总线上；CPU5处理U5通过串行接口连接到串行总线上。
[0020]CPU处理器U6通过并行接口连接到并行总线上；CPU6处理U6通过串行接口连接到串行总线上。
[0021 ] CPU处理器Ul、CPU处理器U3、CPU处理器U4、CPU处理器U5和CPU处理器U6采用如图2所示的电源连接方式，并行处理电路采用电源A供电，串行处理电路采用供电电源B供电，并行处理电路和串行处理电路间采用隔离单元进行电气隔离。
[0022]CPU处理器U2采用单独的电源。
[0023]以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本实用新型的实质内容。
【权利要求】
1.一种矿井提升机多目标多CPU高可靠性处理装置，其特征在于，包括总线、CPU处理器Ul、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6 ； 所述CPU处理器Ul、CPU处理器U2、CPU处理器U3、CPU处理器U4、CPU处理器U5、CPU处理器U6通过总线相连； CPU处理器Ul、CPU处理器U3、CPU处理器U4、CPU处理器U5和CPU处理器U6中的并行处理电路及串行处理电路分别采用供电电源A、供电电源B供电；CPU处理器U2采用单独的电源； 总线包括并行总线和串行总线； CPU处理器Ul通过并行接口连接到并行总线上； CPU处理器Ul通过串行接口连接到串行总线上； CPU处理器U2通过串行接口连接到串行总线上； CPU处理器U3通过并行接口连接到并行总线上； CPU处理器U3通过串行接口连接到串行总线上； CPU处理器U4通过并行接口连接到并行总线上； CPU处理器U4通过串行接口连接到串行总线上； CPU处理器U5通过并行接口连接到并行总线上； CPU5处理U5通过串行接口连接到串行总线上； CPU处理器U6通过并行接口连接到并行总线上； CPU6处理U6通过串行接口连接到串行总线上。
2.根据权利要求1所述的矿井提升机多目标多CPU高可靠性处理装置，其特征在于，并行处理电路和串行处理电路间采用隔离单元进行电气隔离。
【文档编号】B66B19/06GK203689516SQ201320677035
【公开日】2014年7月2日 申请日期:2013年10月30日 优先权日:2013年10月30日
【发明者】姜建国, 戴鹏, 徐亚军, 罗*, 乔树通 申请人:上海交通大学