一种多功能驱动模块的制作方法

专利名称:一种多功能驱动模块的制作方法
技术领域：
本发明涉及自动控制领域，特别涉及一种用于核电站控制系统中控制信号逻辑判断的驱动模块。
背景技术：
在运营的核电站应用中，各种设备的驱动装置还是以传统的模拟装置为主，不仅体积庞大，而且功能较弱。随着硬件技术的发展，使得复杂逻辑的运算能通过高度集成的可编程硬件技术来实现，从而使硬件规模大大缩小，可以设计成板卡或小型模块来实现。微处理器的出现，使得集成度更高且体积更小，并能实现更为复杂的功能，但它需要运行软件，所以存在可靠性不易验证的问题，且伴随有发生软件共模故障的风险。
在新建的核电站中，虽然出现了模块式驱动装置，但是还存在以下问题:
(I)由于包含微处理器使得功能较为复杂，融合了很多与驱动设备无关的功能，可靠性难以充分验证；
(2)内部功能逻辑硬件多未采用冗余硬件设计，使得输出结果不能保证正确性；
(3)均含有通讯接口，通讯机制较为复杂，可靠性较硬接线差；
(4)不支持用电平信号对模块进行在线测试；
(5)多与固定的DCS平台进行绑定应用，可扩展性差。

发明内容
为了克服现有技术中模块式驱动装置的可靠性难以评估、不支持应用电平信号在线测试及可扩展性较差的问题，本发明提供了一种多功能驱动模块，具体方案如下:一种多功能驱动模块，包括输入接口和输出接口，其特征在于，所述驱动模块内设置有测试电路模块、功能逻辑电路模块和输出表决电路模块，所述输入接口包括控制信号输入接口和测试信号输入接口；
所述测试电路模块从测试信号输入接口接收测试信号并分别送到功能逻辑电路模块和输出表决电路模块，同时接收功能逻辑电路模块和输出表决电路模块的相应反馈信息；
所述功能逻辑电路模块同时与控制信号输入接口、测试电路模块、输出表决电路模块连接，功能逻辑电路模块对接收到的控制信号和测试信号进行逻辑表决，并对不同级别的驱动信号进行优先级处理，再将控制信号的处理结果送到输出表决电路模块，将测试信号的处理结果反馈到测试电路模块；
输出表决电路模块对功能逻辑电路模块的处理结果再进行逻辑表决，然后输出到输出接口。
本发明的另一优选方案:所述功能逻辑电路模块包括两个结构相同的逻辑模块I和逻辑模块II，逻辑模块I和逻辑模块II相互独立并分别与测试电路模块连接。
本发明的另一优选方案:所述功能逻辑电路模块采用二重冗余的逻辑运算工作方式。
本发明的另一优选方案:所述控制信号输入接口和测试信号输入接口外接的信号包括DCS或PLC控制装置信号及测试装置信号。
本发明的另一优选方案:所述控制信号输入接口、测试信号输入接口和输出接口均为硬接线端口。
本发明的另一优选方案:所述逻辑模块和和测试电路模块采用CPLD或FPGA可编程硬件芯片。
本发明的另一优选方案:所述输出表决电路模块采用逻辑门电路芯片。
本发明的另一优选方案:所述输出表决电路模块中设置有确定输出表决电路模块是“与”还是“或”的表决逻辑的选择开关。
本发明的另一优选方案:所述功能逻辑电路模块和输出表决电路模块按控制信号的优先级确认逻辑运算过程。
本发明的多功能驱动模块输出为无源输出触点，可以通过继电器、MOSFET等电子器件实现，可接入直流电源或交流电源，可靠性更高；逻辑简单，对所有驱动模块实现的功能可以进行全覆盖测试；可在线进行定期功能完整性测试；可应用到任何控制系统中，而不受自动控制系统平台限制，利用冗余配置的逻辑模块，可以对输入的控制信号进行表决及优选逻辑处理，并对逻辑模块I和逻辑模块II的输出结果进行逻辑表决，保证输出信号的可靠性。采用可编程硬件设计测试电路模块，可以对其进行编写逻辑，对功能逻辑模块进行测试，而无须更改硬件连接，使多功能驱动模块更加可靠。


图1本发明的结构示意图。
图2本发明无冗余信号输入的内部接线结构示意图。
图3本发明二重冗余信号输入且两个逻辑模块共享输入信号的内部接线结构示意图。
图4本发明二重冗余信号输入且两个逻辑模块分别独立接入输入信号的内部接线结构示意图。
图5本发明三重冗余信号输入且两个逻辑模块共享输入信号的内部接线结构示意图。
图6本发明四重冗余信号输入且两个逻辑模块共享输入信号的内部接线结构示意图。
图7本发明四重冗余信号输入且两个逻辑模块分别独立接入两组输入信号的内部接线结构示意图。
图8图1中测试电路模块、功能逻辑电路模块及输出表决电路模块的接口及内部逻辑关系结构示意图。
图9本发明中不同优先级信号的处理逻辑示意图。
附图标记说明:
具体实施方式
[0032]本发明的多功能驱动模块是用于核电站中驱动现场设备(主要是泵、阀等)的装置，它通常是对自动控制器(如DCS、PLC)及硬接线操作开关进行接口应用，通过接入自动控制器的控制输出信号及硬接线操作开关的控制信号，在多功能驱动模块中进行相同控制信号的冗余表决及不同控制信号的优先级处理，然后根据逻辑处理结果，输出控制现场设备的驱动信号，输出的驱动信号可直接驱动设备，也可以经由开关柜间接驱动设备。
下面结合附图和实施例对本发明进行详细说明。
实施例一:
如图1所示，图1为本发明多功能驱动模块的整体结构图，多功能驱动模块上设置有输出接口和输入接口，内部设置有测试电路模块、功能逻辑电路模块和输出表决电路模块。其中输出接口与输入接口均为硬接线连接，信号类型均为数字信号，输入接口包括控制信号输入接口和测试信号输入接口，控制信号输入接口和测试信号输入接口接入的信号分别包括DCS或PLC控制信号及测试装置信号，每个接口包括ON和OFF两条线路，DCS或PLC控制信号均采用隔离电子元件(如光耦)进行了信号隔离处理。驱动设备信号采用继电器或MOSFET等电子元件实现“干接点”式输出。对于单指令控制装置(如电磁阀)，即只有一个控制输入时，可只连接ON输入接口。
如图1、8所示，功能逻辑电路模块在正常工作时负责控制信号的逻辑运算输出，功能逻辑电路模块分别与控制信号输入接口、测试电路模块和输出表决电路模块连接，测试电路模块分别与功能逻辑电路模块、输出表决电路模块、测试信号输入接口连接。其中功能逻辑电路模块用于接收控制信号输入接口的控制信号经过多次的逻辑运算再将结果输出到输出表决电路模块，而测试电路模块主要接收测试信号输入接口输入的由测试装置提供的测试信号，这个测试装置可以是DCS、PLC等控制装置，测试信号用于功能逻辑电路模块、输出表决电路模块的逻辑运算控制。
由于功能逻辑电路模块及测试电路模块需要进行多次的逻辑运算，因此设置有大量的逻辑部件，为了能根据实际应用灵活变更内部逻辑关系，采用了可编程硬件CPLD或FPGA组成，可以利用软件对逻辑部件进行搭接回路设定，而无须更改硬件。功能逻辑电路模块采用冗余的可编程硬件实现对功能逻辑的冗余计算，即功能逻辑电路模块包括两个独立的、结构相同的逻辑模块，各逻辑模块分别与控制信号输入接口、测试电路模块和输出表决电路模块连接，功能逻辑电路模块实现对接入的多路控制信号进行逻辑表决及优先级逻辑处理。
如图1所示，当有多路DCS安全级或非安全级信号输入的时候，信号分别经过逻辑模块I和逻辑模块II里面的逻辑运算后，再进入输出表决电路模块进行“二取一”或“二取二”表决，最终通过输出接口输出一个信号给受控设备(如阀)。如图8所示，而测试电路模块仅在需要对功能逻辑电路模块进行测试时才需要运行，在对功能逻辑电路模块进行在线测试的时候，测试电路模块即可以发出测试允许信号及测试信号给功能逻辑电路模块，同时接收功能逻辑电路模块的输出信号作为测试反馈信号。
图8为测试电路模块、功能逻辑电路模块及输出表决电路模块的接口及逻辑关系示意图，当有DCS或PLC等控制信号输入时，逻辑模块I和逻辑模块II接收输入信号。以逻辑模块I为例，逻辑模块I的信号经过内部逻辑运算后，与经过逻辑模块II进行逻辑运算后的信号一同输出到输出表决电路模块内，再进行“二取一”或“二取二”的表决运算，然后输出一个信号给受控设备(如阀)。
测试电路模块用于对功能逻辑电路模块进行性能测试，下面以逻辑模块I为例说明测试过程，在测试时，测试装置通过测试信号输入接口输入测试信号，首先由测试电路模块向逻辑模块I发出一个测试允许信号，测试允许信号与逻辑模块I进行逻辑运算，屏蔽逻辑模块I的控制信号输入，再向逻辑模块I发送测试信号，测试信号对逻辑模块I本身的逻辑运算进行测试，测试结果由逻辑模块I的输出口输出回测试电路模块，在逻辑模块I测试过程中，逻辑模块II继续正常工作，当逻辑模块I测试后，再对逻辑模块II进行同样的测试过程。测试电路模块还同时发出另一个测试允许信号(图八中最左边信号路线即是)，经过输出表决电路模块的“非门”运算后，同样先屏蔽输出表决电路模块其中一路的信号输入，这样就由“二取一”或“二取二”变成“一取一”表决。
如图8所示，具体的闭锁过程如下(以逻辑模块I为例):
闭锁逻辑模块I的输入过程为:测试电路模块发出测试允许信号为“1”，经过与逻辑模块I的“ I ”运算后变为“0”，再与逻辑模块I接收的控制信号进行“&”逻辑运算，这样不管控制信号为何种状态(“0”或“I”)，“&”后的逻辑结果均为0，这样就屏蔽了逻辑模块I的控制信号输入，然后向逻辑模块I的输入测试信号，对逻辑模块I进行逻辑运算测试，最终测试结果通过逻辑模块I的输出口回传到测试电路模块，再传送回测试装置，完成测试过程。
如图8所示，本方案在输出表决电路模块中设置了选择开关，选择开关用于确定输出表决电路模块对“与(二取二)”和“或(二取一)”表决逻辑选择，如根据需要时通过表决逻辑选择开关操作非门，开关闭合时，选择“二取一”表决逻辑有效，开关断开时，选择“二取二”表决逻辑有效。
如图9所示，本方案执行过程包括优先执行步骤，即以程序确认或设定的各种设备的优先顺序进行控制信号的逻辑处理，高优先级的ON信号闭锁低优先级的OFF信号；高优先级的OFF信号闭锁低优先级的ON信号。
本发明的多功能优选模块克服了现有技术中的诸多问题，内部不含微处理器，且只处理与驱动直接相关的功能，所以逻辑简单，可实现全覆盖逻辑验证；内部功能逻辑硬件采用二重冗余设计；所有的接口均为硬接线接口，无通讯连接，可靠性更高；支持应用电平信号对模块进行在线测试；具有更强的可扩展性，可与任何DCS平台或PLC平台进行连接应用。
实施例二:
图3是本发明实施例中，二重冗余输入且冗余功能逻辑电路共享输入信号的内部接线方式示意图，当输入控制信号为二重冗余时，接入模块后，在内部可分别分成两路信号接入冗余的功能逻辑电路中，并在功能逻辑电路中实现1/2或2/2逻辑表决。
实施例三:
在上述实施例的基础上，如图2所示，本方案输入的控制信号为一条，逻辑模块I和逻辑模块II共享同一条控制信号，其它的工作过程与实施例一一致，有益效果是:。
实施例四:
在上述实施例的基础上，如图3所示，本方案的控制信号为两条，逻辑模块I和逻辑模块II共享两条控制信号，其它的工作过程与实施例一一致，有益效果是:。[0052]实施例五:
在上述实施例的基础上，如图4所示，本方案的控制信号为两条，逻辑模块I和逻辑模块II分别连接一条控制信号，其它的工作过程与实施例一一致，主要区别在于逻辑模块I和逻辑模块II不用再为两条控制信号进行逻辑表述，而是将结果输出到输出表决电路模块进行最终表决。
实施例六:
在上述实施例的基础上，如图5所示，本方案的控制信号为三条，逻辑模块I和逻辑模块II共享三条控制信号，控制信号在逻辑模块I和逻辑模块II内可分成两路信号和一路信号接入，实现2/3逻辑表决，再将结果输出到输出表决电路模块，其它的工作过程与实施例——致。实施例七:
在上述实施例的基础上，如图6所示，本方案的控制信号为四条，逻辑模块I和逻辑模块II共享四条控制信号，四路控制信号在逻辑模块I和逻辑模块II内分别分成两路信号输入，实现2/4逻辑表决,再将结果输出到输出表决电路模块。
实施例八:
在上述实施例的基础上，如图7所示，本方案输入的控制信号为四条，逻辑模块I和逻辑模块II分别独立接收四条控制信号，四条控制信号在逻辑模块I和逻辑模块II内分别分别成两路输入，形成1/2或2/2逻辑表决，最终输出一个结果输出到输出表决电路模块。
以上内容是结合具体的实现方案对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域：
的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。当然，本发明除用于核电站外，还可应用到其它行业。
权利要求
1.一种多功能驱动模块，包括输入接口和输出接口，其特征在于，所述驱动模块内设置有测试电路模块、功能逻辑电路模块和输出表决电路模块，所述输入接口包括控制信号输入接口和测试信号输入接口；所述测试电路模块从测试信号输入接口接收测试信号并分别送到功能逻辑电路模块和输出表决电路模块，同时接收功能逻辑电路模块和输出表决电路模块的相应反馈信息；所述功能逻辑电路模块同时与控制信号输入接口、测试电路模块、输出表决电路模块连接，功能逻辑电路模块对接收到的控制信号和测试信号进行逻辑表决，并对不同级别的驱动信号进行优先级处理，再将控制信号的处理结果送到输出表决电路模块，将测试信号的处理结果反馈到测试电路模块；输出表决电路模块对功能逻辑电路模块的处理结果再进行逻辑表决，然后输出到输出接口。
2.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述功能逻辑电路模块包括两个结构相同的逻辑模块I和逻辑模块II，逻辑模块I和逻辑模块II相互独立并分别与测试电路模块连接。
3.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述功能逻辑电路模块采用二重冗余的逻辑运算工作方式。
4.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述控制信号输入接口和测试信号输入接口外接的信号包括DCS或PLC控制装置信号及测试装置信号。
5.根据权利要求
4所述的一种多功能驱动模块，其特征在于，所述控制信号输入接口、测试信号输入接口和输出接口均为硬接线端口。
6.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述功能逻辑电路模块和测试电路模块采用CPLD或FPGA可编程硬件芯片。
7.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述输出表决电路模块采用逻辑门电路芯片。
8.根据权利要求
7所述的一种多功能驱动模块，其特征在于，所述输出表决电路模块中设置有确定输出表决电路模块是“与”还是“或”的表决逻辑的选择开关。
9.根据权利要求
1所述的一种多功能驱动模块，其特征在于，所述功能逻辑电路模块和输出表决电路模块按控制信号的优先级确认逻辑运算过程。
专利摘要
本发明公开一种多功能驱动模块，涉及核电站领域，包括输入接口和输出接口，所述驱动模块内设置有测试电路模块、功能逻辑电路模块和输出表决电路模块，所述输入接口包括控制信号输入接口和测试信号输入接口。该驱动模块应用可编程硬件(如CPLD或FPGA芯片)设计功能逻辑电路，能够根据实际应用编写内部逻辑，如对所接收的控制信号实现冗余表决(如“与”或“非”)逻辑及优先级处理逻辑。所述驱动模块由硬件电路设计而成，无须运行软件，可靠性高，且所有接口均采用硬接线型式，可与DCS、PLC等自动控制平台进行接口应用。
文档编号G21D3/00GKCN102394117SQ201110221777
公开日2013年6月12日 申请日期2011年8月4日
发明者郑伟智, 朱毅明, 李相建, 孙洪涛, 夏利民, 刘波, 刘静波 申请人:北京广利核系统工程有限公司, 中国广东核电集团有限公司专利引用 (7), 非专利引用 (1),