实现时域隔离的总线访问受限的通信装置的制作方法

专利名称:实现时域隔离的总线访问受限的通信装置的制作方法
技术领域：
本专利文件总地涉及包括射频(RF)电路的通信装置，更具体地讲，涉及实现时域隔离技术的通信装置的数字处理电路内的总线主控器的总线仲裁。
背景技术：
诸如RF接收机、发送机和收发机的高性能无线通信装置典型地包括RF前端电路，RF前端电路对正接收或发送的RF信号进行操作。例如，前端电路可将接收的RF信号下变换到基带和/或上变换基带信号用于RF发送。
RF前端电路典型地包括模拟电路，诸如对噪声和干扰具有相对高的灵敏度的低噪声放大器和混频器。可要求一些应用(诸如移动通信蜂窝手机)中的RF电路检测幅值小至几微伏或更小的信号。因此，通常最小化来自通信装置的外部或者甚至内部的源的噪声和干扰是很关键的。
除了RF前端电路之外，典型的无线通信装置还可包括执行各种数字功能的数字处理电路，所述各种数字功能包括，例如，低电平基带信号处理、通信协议栈的实现和各种用户接口功能。除了众多其它专用硬件设备之外，数字处理电路可包括各种专用硬件，诸如DSP(数字信号处理器)、MCU(微控制器单元)、硬件加速器、存储器，和/或I/O接口。
不幸的是，典型的通信装置的数字处理电路可以是有害噪声和干扰的重要源。更具体地讲，典型的高性能通信装置中的数字处理电路产生具有相对小的上升时间和下降时间的数字信号或具有较快过渡或陡沿的数字信号。此外，这些信号通常具有相对高的频率。结果，它们的傅立叶级数或变换具有丰富的谐波内容。谐波，或较高频率的傅立叶级数分量，会引起乱真发射，乱真发射可干扰并可不利地影响RF前端电路的性能。因此，在许多系统中，在与实现数字处理电路的集成电路管芯分离的集成电路管芯上实现RF前端电路。另外，通常将RF前端电路和数字处理电路放置在分离的电空腔中，在分离的电空腔中，空腔的屏蔽有助于隔离电磁耦合。
然而，在分离的管芯上实现RF前端电路和数字处理电路具有几个缺点，诸如元件数、大小和总成本增加以及可靠性降低和制造失败增加的可能性更大。因此，期望允许在单个集成电路管芯上集成RF前端电路和数字处理电路，而没有显著的恶化和干扰性能。

发明内容公开了总线访问受限的通信装置的各种实施例。在一个实施例中，通信装置包括射频电路，其对射频信号进行操作；和数字处理电路，其与射频电路耦合。所述数字处理电路包括与共享总线耦合的多个总线主控器。提供总线仲裁器用于在第一总线主控器和一个或多个其它总线主控器的访问总线的请求之间进行仲裁。响应于表示RF电路的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问。
在一个特定实现中，通信装置采用时域隔离，其中，当射频电路激活(进行接收或发送)时，数字处理电路处于关闭模式。在关闭模式之前，诸如MCU的第一总线主控器可能必须执行时间临界(timecritical)功能。因此，为了防止在执行时间临界功能期间的总线竞争，可响应于总线限制信号来限制其它总线主控器对共享总线的访问，在无线电通信动作之前的预定时间，声明总线限制信号，在无线电通信动作之后的预定时间，取消总线限制信号的声明。
概括地讲，本发明考虑了一种包括射频(RF)电路的通信装置，RF电路用于对射频信号进行操作。数字处理电路与RF电路耦合。数字处理电路包括与总线耦合的第一总线主控器和与总线耦合的一个或多个其它总线主控器。将数字处理电路构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁，其中，响应于表示RF电路的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问。
本发明还考虑了一种操作通信装置的方法，所述通信装置包括射频(RF)电路和数字处理电路。该方法包括在第一总线主控器和一个或多个其它总线主控器的访问总线的请求之间进行仲裁。该方法还包括接收表示RF电路的操作模式改变的信号；和响应于所述信号来限制所述一个或多个其它总线主控器对总线的访问。
本发明还考虑了一种包括射频(RF)收发器和数字处理电路的移动电话，RF收发器用于对射频信号进行操作，数字处理电路与所述RF收发器耦合。数字处理电路包括第一总线主控器，其与总线耦合；一个或多个其它总线主控器，其与总线耦合；和总线仲裁器，其被构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁。响应于表示RF收发器的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问。
本发明另外考虑了一种包括射频(RF)前端电路和数字处理电路的通信设备，RF前端电路用于对射频信号进行操作，数字处理电路与RF前端电路耦合，其中，数字处理电路包括与总线耦合的第一总线主控器和与总线耦合的一个或多个其它总线主控器。数字处理电路还包括总线仲裁器，总线仲裁器构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁，其中，响应于表示RF前端电路的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问，并且其中，将RF前端电路和数字处理电路制造在单个集成电路芯片上。
本发明还考虑了一种包括射频(RF)电路和数字处理电路的通信装置，RF电路用于对射频信号进行操作，数字处理电路与RF电路耦合。数字处理电路包括第一总线主控器，其与总线耦合；一个或多个其它总线主控器，其与总线耦合；和总线仲裁器，其被构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁。响应于在数字处理电路的操作的关闭模式之前的预定量的时间所声明的信号来限制所述一个或多个其它总线主控器对总线的访问。
本发明还考虑了一种包括射频(RF)电路和数字处理电路的通信装置，RF电路用于对射频信号进行操作，数字处理电路与RF电路耦合。数字处理电路包括第一总线主控器，其与总线耦合；一个或多个其它总线主控器，其与总线耦合；和总线仲裁器，其被构造为在RF电路的操作的不活动模式的持续时间的至少一部分期间根据仲裁策略在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁。还将总线仲裁器构造为响应于表示改变到RF电路的操作的激活模式的信号而对所述一个或多个其它总线主控器执行较不利的仲裁策略。
本发明还考虑了一种包括射频(RF)收发器和数字处理电路的通信装置，RF用于收发器对射频信号进行操作，数字处理电路与RF收发器耦合。数字处理电路包括第一总线主控器，其与总线耦合；一个或多个其它总线主控器，其与总线耦合；和总线仲裁器，其被构造为根据在第一操作时间段期间执行的仲裁策略允许所述第一总线主控器和所述一个或多个其它总线主控器对总线进行访问。响应于在数字处理电路的操作的关闭模式之前的预定量的时间所声明的信号，在第二操作时间段期间，限制所述一个或多个其它总线主控器对总线的访问。
本发明最后考虑了一种包括射频(RF)电路和数字处理电路的通信装置，RF电路用于对射频信号进行操作，数字处理电路与RF电路耦合。数字处理电路包括第一总线主控器，其与总线耦合；一个或多个其它总线主控器，其与总线耦合；和总线仲裁器，其被构造为根据在第一操作时间段期间执行的仲裁策略允许所述第一总线主控器和所述一个或多个其它总线主控器对总线进行访问。在RF电路的激活模式之前的预定量的时间开始的第二操作时间段期间，限制所述一个或多个其它总线主控器对总线的访问。
图1示出包括RF前端电路和数字处理电路的通信装置的概括框图。
图2示出根据时域隔离在通信装置中发生的事件集合。
图3示出通过共享总线与多个从设备耦合的多个总线主控器。
图4A示出中断处理动作。
图4B示出限制总线访问信号的声明。
图5示出数字处理电路的一个实施例的详细框图。
图6是示出在数字处理电路的一个实施例中的脉冲串循环的提早结束的时序图。
图7是示出在数字处理电路的一个实施例中对总线请求的处理的时序图。
尽管本发明可有各种修改和替换形式，但是在附图中作为示例显示了特定实施例，这里将详细描述这些实施例。然而，应该理解，附图及其详细描述不意在将本发明限于所公开的特定形式，而是相反，本发明将覆盖落入如所附权利要求
所限定的本发明的精神和范围内的所有修改、等同物和替换。
具体实施方式图1示出包括与数字处理电路120耦合的RF前端电路110的通信装置100的概括框图。如所示，根据通信装置100的特定应用及其期望的功能，包括显示器122、键区124、麦克风126和扬声器128的各种用户接口可与数字处理电路120耦合。还显示了天线130与RF前端电路110耦合。
通信装置100的示例为各种无线设备，包括，例如，移动和蜂窝电话手机、机器对机器(M2M)通信网络(比如，用于自动售货机的无线通信)、所谓的“911电话”(配置呼叫911紧急响应服务的移动手机)以及在诸如3G、卫星通信等新出现的应用中采用的设备。因而，通信装置100可提供RF接收功能、RF发送功能或者RF接收和发送功能(即，RF收发机功能)。
根据需要将通信装置100构造为执行一个或多个特定通信协议或标准。例如，在各种实施例中，通信装置100可执行全球移动通信系统(GSM)标准、个人通信服务(PCS)标准、数字蜂窝系统(DCS)标准、通用分组无线业务(GPRS)标准和/或增强型通用分组无线业务标准(E-GPRS)，E-GPRS也可称作GSM演进增强型数据(EDGE)标准。
RF前端电路110可相应地包括提供RF接收能力和/或RF发送能力的电路。在一个实施例中，前端电路110可将接收的RF信号下变换到基带和/或上变换基带信号用于RF发送。RF前端电路110可根据需要采用各种架构和电路构造中的任意一种，所述各种架构和电路构造例如是低IF接收器电路、直接变换接收器电路、直接上变换发送器电路和/或锁相移环(OPLL)发送器电路。RF前端电路110可另外采用低噪声放大器(LNA)和/或功率放大器，LNA用于放大在天线130接收的RF信号，功率放大器用于放大将从天线130发送的信号。在可选的实施例中，可将功率放大器设置在RF前端电路110的外部。
数字处理电路120可根据需要提供包括基带功能的各种信号处理功能。例如，可将数字处理电路120构造为执行滤波、抽选、调制、解调、编码、解码、相关和/或信号缩放。另外，数字处理电路120可执行其它数字处理功能，诸如执行通信协议栈和/或控制用户I/O操作和应用。为了执行这样的功能，数字处理电路120可包括各种专用电路，诸如软件可编程MCU和/或DSP，以及包括各种专用外围电路，诸如存储器控制器、直接存储器存取(DMA)控制器、硬件加速器、语音编码器解码器(CODEC)、UART(通用异步接收器发送器)和用户接口电路。数字处理硬件(如果包括固件/软件的话，则为数字处理硬件和固件/软件)的选择取决于对于给定的期望实现的设计和性能规范，并且在不同的实施例中数字处理硬件(如果包括固件/软件的话，则为数字处理硬件和固件/软件)的选择可不同。
在一个实施例中，可将RF前端电路110和数字处理电路120集成在同一集成电路管芯140上。为了减小干扰因而提供高性能功能，通信装置100可实现称作时域隔离或TDI的技术。图2示出了根据时域隔离在通信装置100中发生的事件集合。概括地讲，在这样的系统中两个交替事件发生RF接收或发送和信号处理。该系统按时间布置RF接收或发送动作和信号处理动作，以避免或减小RF前端电路110和数字处理电路120之间的干扰。
如图2所示，通信装置100采用多个时隙210A-210F等。在RF时隙210A、210C和210E期间，RF前端电路110可接收RF信号，处理接收的信号，并存储结果。随后，分别在信号处理时隙210B、210D和210F期间，数字处理电路120可对存储的结果执行信号处理任务。
可选地，在RF时隙210A、210C和210E期间，RF前端电路110可发送RF信号。因此，在该操作模式下，在信号处理时隙210B和210D期间，数字处理电路120对输入数据(比如，语音数据)执行信号处理任务，并存储结果。随后，分别在RF时隙210C和210E期间，RF前端电路110可对存储的结果执行RF操作(例如，上变换)并发送RF信号。
注意到，根据使用的特定协议、架构和电路，通信装置可根据需要同时接收和发送。然而，更普遍地，该系统在RF时隙210A、210C、210E等的任一时隙期间要么发送信号，要么接收信号。例如，遵循GSM的系统或装置(诸如遵循GSM规范的移动电话)在RF时隙210A、210C、210E等的每个时隙期间，在一个或多个动作脉冲串中，要么接收RF信号，要么发送RF信号。
还注意到，RF时隙可根据需要具有相同或不同的持续时间。RF时隙可根据需要具有不等的长度，以适应广泛的各种电路、系统、协议和规范。
类似地，信号处理时隙可根据需要具有类似或不类似的持续时间。信号处理时隙210B、210D、210F等的每个可根据使用的特定通信协议和/或信号处理技术以及特定的电路和技术而包括几个其它的时隙或时间划分。例如，信号处理时隙可包括几个时隙，在所述时隙中的一个或多个时隙期间，数字处理电路120的一部分或特定电路主动地处理信号。
为了实现时域隔离，当RF时隙开始时(即，当无线电通信激活时)，可使数字处理电路120置于操作的关闭模式。在一个实施例中，在操作的关闭模式期间，使数字处理电路120内的一个时钟信号或多个时钟信号禁用或禁止。更具体地讲，通过使用例如静态金属氧化物半导体(MOS)电路，可关闭数字处理电路120内的一个时钟信号或多个时钟信号，而不丢失该电路内的当前数据。因此，在激活RF前端电路110的同时，数字处理电路120可保留其内的数据。一旦RF前端电路110已完成其接收或发送(比如，RF时隙已结束)，就可通过重新激活一个时钟信号或多个时钟信号使数字处理电路120的关闭模式停止。然后对数据的数字处理操作可继续或开始。在前端电路110激活(即，接收或发送)的同时，通过使数字处理电路120中的一个时钟或多个时钟禁用，可减小所关注的RF频带上的数字噪声量从而减小乱真信号，因而提供高性能。
注意到，虽然图2将RF前端电路110和数字处理电路120的操作描述为交替事件，但是这些操作不必互相排斥。通常，理想情况是，减小或最小化RF前端电路110和数字处理电路120的操作之间的交迭量。然而，根据一些因素，RF前端电路110的激活操作和信号处理电路120的信号处理操作可交迭达到某一程度。
还注意到，在一些可选的实施例中，可通过使电路部分保持不活动或者使用其它技术(即，除通过使时钟信号禁用之外)以另外的方法使电路部分禁止来实现数字处理电路120的关闭模式。例如，可从数字处理电路120内的特定电路去除电源。同样，可使触发器或其它电路禁用(比如，通过使能输入)。另外，注意到，在关闭模式期间不是包括数字处理电路120的所有电路都必须禁用或禁止(即，在关闭模式期间可使数字处理电路120的电路部分断电、禁用或禁止)。因此，即使在关闭模式期间，也可为数字处理电路120的一些电路(比如，动态存储器)计时。
如前所述，数字处理电路120可包括诸如MCU和/或DSP核的处理单元和各种外围设备。在一个实施例中，该电路中的至少一些电路可通过共享总线互连。例如，图3示出数字处理电路120内的电路的示例性实现。在所示的示例中，MCU 302通过AHB(高级高性能总线)310与从设备304-306耦合。一个或多个附加的总线主控器312可同样与AHB总线310耦合。总线主控器312的示例为能掌握AHB总线310的主控权(即，获得AHB总线310的所有权)的任意电路。例如，在以下结合图5描述的一个实现中，可通过DMA控制器来实现总线主控器312之一，而可通过主机接口来实现另一总线主控器312。注意到，在可选的实施例中，可根据需要通过其它特定类型的功能单元来实现主控器312中的每个。
从设备304-306的示例同样为总线主控器可访问的各种特定资源。例如，在以下结合图5描述的实施例中，可通过例如存储器控制器、其它从存储器设备(比如，引导ROM)、一个或多个总线桥接器和主机接口来实现从设备304-306。注意到，在其它实施例中，可通过其它特定类型的从设备(包括接口控制器、中断控制器、定时器、时钟等)来实现从设备304-306。
图3还示出了仲裁器315，仲裁器315在来自MCU 302和其它总线主控器312的对AHB总线310的所有权的请求之间进行仲裁。在单层AHB总线实现中，仲裁器315将一次仅授予单个总线主控所有权。主控器通过向仲裁器315声明请求信号来请求AHB总线310的所有权。仲裁器315将根据需要基于特定的仲裁策略(诸如循环复用法或任何其它仲裁方案)，来授予AHB总线310的特定主控所有权。一旦授予AHB总线310的特定主控所有权，主控器就将执行它期望的事务。注意到，AHB总线310可支持单个传输和脉冲串传输，脉冲串传输包括4、8和16拍脉冲串以及未定义长度的脉冲串。
如上所述，在进行无线电通信的同时，TDI可导致在关闭模式期间对数字处理电路120内的大多数数字逻辑电路进行门控。这可包括MCU核302。在过渡到数字处理电路120的关闭模式之前，执行特定的“内务”任务以使系统为关闭模式作准备可能是重要的。这样的内务任务可包括，例如，填充或清空存储器缓冲器(比如，向RF前端电路110提供数据或者从RF前端电路110接收数据的存储器缓冲器)、完成对外部存储器的循环以及使得数字处理电路120完全关闭或处于已知状态的其它任务。
可能需要在实际过渡到数字处理单元120的关闭模式(或者在无线电通信激活之前)完成使系统为关闭模式作准备所需的任务。因此，在一个实施例中，在操作的关闭模式之前，向MCU核302提供调用中断服务程序的高优先级中断。该服务程序相应地执行需要的任务。
在无线电通信动作之后，在数字处理电路120从关闭模式过渡回正常模式之后立即执行某些任务同样可能是重要的。因此，在一个实施例中，一旦无线电通信停止，就向MCU 302提供调用另一服务程序以执行期望的任务的更高优先级中断。图4A示出了这些中断处理动作。
由于可能需要在无线电通信动作之前和/或紧接着之后完成中断处理期间执行的任务以确保正确的或期望的整个系统性能，所以这些任务对时间要求严格。然而，如图4A进一步所示，最小化中断处理时间从而最大化数字处理电路120内的其它处理动作可获得的处理时间的窗口也可能是重要的。
为了减小中断处理时间，减小包括中断服务程序的指令的总数量可能是有利的。例如，可用汇编码有效地编写中断服务程序，而不是使用编译器编写中断服务程序。
然而，除了包括中断服务程序的指令之外的因素也可能影响中断处理时间段。例如，MCU 302和其它主控器312可能会争夺对AHB总线310的访问。如果将AHB总线310的所有权授予其它主控器312，则MCU 302的访问可能延迟，因而停止执行。如果在重新仲裁将发生之前另一主控器312正执行脉冲访问并且要求MCU等待整个脉冲完成，则该问题可能非常重要。
因此，如图4B所示，在一个实施例中，为了限制其它主控器312对AHB总线310的访问，当MCU 302处理中断时(或者在MCU 302处理中断之前不久)，在改变到无线电通信激活模式之前的预定量的时间，声明限制总线访问信号。响应于对限制总线访问信号的声明，仲裁器315可使得正由其它总线主控器312执行的任意脉冲传输提早结束。另外，在声明限制总线访问信号的同时，仲裁器315可能不会同意除MCU 302之外的主控器访问AHB总线310的另外的请求，因此使得MCU 302独占访问AHB总线310和相关的从设备资源。
当中断处理完成时(或者在中断处理完成之后不久)，在完成无线电通信动作之后的预定时间，可取消对限制总线访问信号的声明。当取消限制总线访问信号的声明，仲裁器315就可去除访问限制并继续其标准的仲裁顺序。以该方式，又可允许其它主控器312访问AHB总线310。以下提供关于这些操作的特定实现的进一步细节。
图5示出了总体与图1的数字处理电路120一致的数字处理电路500的一个实施例的更详细框图。图5的结构可例如体现移动电话和/或调制解调器的基带电路。在一个实施例中，数字处理电路500实现GSM通信标准和GPRS标准。
数字处理电路500包括DSP子部分510和MCU子部分550。如所示，DSP子部分510可包括与相关存储器514耦合的DSP核512。各种外围设备可通过一个或多个总线516和总线桥接器518与DSP核512耦合。在示出的实施例中，外设包括硬件加速器520、音频CODEC 522、接收缓冲器524和发送缓冲器526。注意到，DSP子部分510内提供的外围设备的特定数量和类型可根据应用以及期望的功能和性能而改变。
MCU子部分550包括与相关存储器554耦合的MCU核552。图中显示了，包括DMA控制器556和外部存储器控制器558的各种外设通过AHB总线560与MCU 552耦合。还显示了附加的外设通过桥接器562与AHB总线560连接。在示出的实施例中，这些附加的外设包括UART 564、实时时钟566、键区I/F 568和中断控制器570。注意到，可根据期望的功能随意地提供各种可选的外设。还注意到，在其它实施例中可采用除AHB总线之外的共享总线。
还显示了主机接口572用于提供DSP子部分510和MCU子部分550之间的通信。显示了外部存储器580与外部存储器控制器558耦合。外部存储器580可包括，例如，SRAM、闪存、EEPROM和/或其它类型的存储器。注意到，各种附加的外部元件(没有显示在图5中)可与数字处理电路500耦合，所述外部元件包括，例如，键区、显示器和诸如SIM卡的接口卡等。
在操作期间，DSP子部分510可处理通过接收缓冲器524从RF前端电路110接收的数据。DSP子部分510可同样将处理的数据提供给发送缓冲器526，然后通过数模转换器(DAC)582将处理的数据传送到RF前端电路110。音频CODEC 522可从外部麦克风(没有显示在图5中)接收音频信号或者将音频信号提供给扬声器(也没有显示在图5中)。DSP 512(如果提供硬件加速器520，则为DSP 512和硬件加速器520)可根据需要执行各种低电平信号处理功能，诸如，滤波、抽选、调制、解调、编码、解码、相关和/或信号缩放。
在一个实施例中，提供MCU子部分550来执行较高电平处理功能。例如，在一个实现中，MCU子部分550可提供如前所述的支持通信协议栈和内务任务的功能。MCU子部分550可另外实现诸如MMI(人机接口)的接口，并可为系统中运行的应用程序提供执行环境。
可操作MCU子部分550来实现以上结合图3、4A和4B所述的功能。更具体地讲，在示出的实施例中，MCU核552、DMA控制器556和主机接口572作为主控器设备存在于AHB总线560上。因而，这些总线主控器的任一个可发起用于获取AHB总线560的所有权的请求。将总线请求提供给仲裁器590，仲裁器590根据仲裁方案，诸如循环复用法，控制对AHB总线560的所有权的授予。注意到，在一个实施例中，MCU核552实现具有Harvard架构的处理器核。MCU核552因而可包括用于代码和数据的分离的总线请求逻辑电路。
如图5所示，数字处理电路500还可包括系统定时器595。在一个实施例中，提供系统定时器595来控制所有的系统定时，包括与以上所讨论的时域隔离功能相关的各种系统事件的定时。因此，系统定时器595可定义激活无线电通信期间的时间窗口(以及数字处理电路500处于关闭模式的时间)。在一个实施例中，系统定时器595产生另外的定时事件或信号，该定时事件或信号表示从无线电通信激活窗口的改变和到无线电通信激活窗口的改变(或时隙)，并且与这些改变(或时隙)相关地对所述定时事件或信号进行定时。
更具体地讲，在一个实施例中，在改变到激活无线电通信模式之前的预定时间，系统定时器595引起如上所讨论的提供给仲裁器590的对限制总线访问信号的声明。系统定时器595还可(在与声明限制总线访问信号相同的时间或者在声明限制总线访问信号之后不久)引起对提供给MCU核552的高优先级中断的声明。根据前面的描述，MCU 552通过执行中断服务程序来对中断作出响应，所述中断服务程序执行内务任务以便为数字处理电路500的操作的关闭模式作准备。这些内务任务可包括，例如，用数据填充发送缓冲器526、清空接收缓冲器524中的数据、完成对外部存储器的循环和使得电路完全关闭或处于已知状态的其它任务。在一个实现中，以Wait For Interrupt指令的执行来终止中断服务程序。之后不久，系统定时器595可产生使数字处理电路500进入操作的关闭模式的信号(比如，通过对一个或多个时钟信号进行门控)。另外，系统定时器595可引起无线电通信动作的开始(可在短的稳定时间之后开始无线电通信动作)。
当无线电通信动作完成时(或者在其后预定时间)，系统定时器595可产生用于停止数字处理电路500的操作的关闭模式的信号(比如，通过重新激活一个时钟信号或多个时钟信号)。系统定时器595然后可引起对MCU核552的更高优先级中断的声明。该更高优先级中断因而可调用用于执行无线电通信动作后的操作的服务程序。系统定时器595随后可在大约与该中断服务程序完成时相同的时间之后的预定量的时间，取消对限制总线访问信号的声明。
如前所述，对限制总线访问信号的声明限制除MCU核552之外的主控器对AHB总线560的访问。例如，在一个实施例中，响应于对限制总线访问信号的声明，仲裁器590可使得正由DMA控制器556或主机接口572执行的任何脉冲串循环提早结束。图6是示出示例性的由DMA控制器556开始的脉冲串处理的提早结束的时序图。如所示，当声明限制总线访问信号时，仲裁器590取消对DMA控制器556的授予信号的声明。注意到，在示出的示例中，脉冲串传输的第四拍没有完成。在取消对限制总线访问信号的声明之后，当DMA控制器556重新获得对总线的所有权时，它可在随后的时间完成该传输。
在一个实施例中，在声明限制总线访问信号的时间期间，仲裁器590另外通过排他地向MCU 552授予所有权请求来限制对AHB总线560的访问。例如，如图7所示，在声明限制总线访问信号时重复授予MCU 552对AHB总线560的请求，而DMA控制器556的竞争请求维持不成功。一旦取消对限制总线访问信号的声明，仲裁器590可根据其正常的仲裁方案同意来自DMA控制器556或主机接口572的请求。注意到，在一些实现中，当声明限制总线访问信号时，可避免正常的一个周期的仲裁延迟。
根据前面的描述，通过限制对AHB总线560的访问，可开始由中断服务程序执行的时间临界内务任务，并在相对短的时间段内确定性地完成这些内务任务。以这种方式，可增加其它任务可获得的处理时间的窗口。
许多可选的实施例也是可以的。例如，可采用在声明限制总线访问信号的同时限制某些总线主控器的访问的各种其它技术。例如，在一个可选的实施例中，不是控制总线仲裁器限制对共享总线的所有权的授予，而是可将某些总线主控器构造为当声明限制总线访问信号时，它们将不请求对共享总线的所有权。
在另一可选的实施例中，数字处理电路500可包括可编程寄存器，可响应于如上所讨论的在软件控制下产生的信号来将所述可编程寄存器设置为引起限制总线访问。例如，可将寄存器设置为响应于上述中断服务程序中的软件指令的执行来选择性地限制总线访问。另外注意到，其它设备(诸如中断控制器或通用定时器)可产生限制总线访问信号。
另外，尽管在上述实施例中微控制器单元实现提供独占的总线访问的时间临界功能(比如，在声明限制总线访问信号的同时)，但是其它实施例也是可以的，在其它实施例中，另外的总线主控器执行这样的时间临界功能(并且为其提供独占访问)。另外，尽管在上述实施例中通过中断服务程序的执行来执行时间临界的任务，但是其它实施例也是可以的。例如，下述可选实施例是可以的，在该实施例中，通过在总线主控器中执行的非中断驱动软件或者通过总线主控器中的硬件来执行一组时间临界的任务。这样的实施例可响应于用于指示RF前端电路110中的操作模式改变的信号来限制其它总线主控器对共享总线的访问。
另外，在一些可选的实施例中，可将总线310(或总线560)实现为多层总线。多层总线允许多个主控器同时访问分离的从设备。例如，如图3所示，多层AHB总线310实现可允许MCU 302访问从设备304并同时允许主控器312访问从设备305或306。层数表示有多少个主控器可同时执行事务。
在采用多层AHB总线的一个实施例中，当声明限制总线访问信号时，可限制除MCU 302(或MCU 552)之外的主控器对多层总线的访问。因此，当声明限制总线访问信号时，可终止正由任一非MCU主控器执行的脉冲串，并且在声明限制总线访问信号的同时，MCU可独占对多层AHB总线的所有权的授予。
在采用多层总线的可选实施例中，仲裁器可使一层专用于MCU(或执行时间临界功能的另一主控器)，并且即使当声明限制总线访问信号时，也可允许其它主控器访问其它层。可将在这样的实施例中的仲裁器构造为终止执行与MCU所需的从设备的处理的主控器的脉冲串。在采用多层总线的另一可选实施例中，可授予不同的高优先级主控器独占访问，每个高优先级主控器独占访问各层。例如，在一个这样的实施例中，在授予MCU 552对总线的一层的独占访问的同时，可授予DMA控制器556对总线的另一层的独占访问(比如，将数据上传到诸如UART 564的外设或者从诸如UART 564的外设下载数据)。以这种方式，可在确定的时间内完成由高优先级主控器(比如，MCU 552和DMA控制器556)执行的操作。
最后注意到，在各种可选实施例中，不是响应于限制总线访问信号来将独占访问提供给特定主控器(比如，MCU 302或MCU 552)，而是可以以其它方式来限制总线访问。例如，这样的实施例是可以的，该实施例可在声明限制总线访问信号的同时继续允许其它主控器访问共享总线。在一个这样的实施例中，当声明限制总线访问信号时，可改变仲裁方案，以对其它总线主控器提供比由正常的仲裁策略提供的相对公平来说较不利的仲裁策略。同样，可将仲裁器构造为在声明限制总线访问信号的同时允许其它主控器访问总线，而如果MCU要求访问总线时，则中断它们的脉冲串。以这样的方式，将给予MCU优先级，而在无竞争的情况下将允许其它主控器获取资源。
另外，尽管图5的实施例包括DSP 512和MCU 552，但是采用其它数字处理电路的实施例也是可以的。例如，一些实施例可采用DSP代替MCU 552。同样，这样的实施例是可以的，该实施例采用单个MCU(或CPU)，而没有DSP。另一实施例可采用可编程逻辑器件(PLD)或其它硬件电路代替MCU 552。
虽然已相当详细地描述了以上实施例，但是一旦充分理解了以上公开内容，则对于本领域的技术人员而言，许多另外的改变和修改将变得清楚。意图在于将以下权利要求
解释为包含所有这样的改变和修改。
权利要求
1.一种通信装置，包括射频(RF)电路，用于对射频信号进行操作；和数字处理电路，其与所述射频电路耦合，其中，所述数字处理电路包括与总线耦合的第一总线主控器；与总线耦合的一个或多个其它总线主控器；和总线仲裁器，其被构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁；其中，响应于表示射频电路的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问。
2.如权利要求
1所述的通信装置，其中，所述信号表示到射频电路的操作的激活模式的改变。
3.如权利要求
2所述的通信装置，其中，所述信号表示到射频电路的操作的发送模式的改变。
4.如权利要求
2所述的通信装置，其中，所述信号表示到射频电路的操作的接收模式的改变。
5.如权利要求
2所述的通信装置，其中，在改变到射频电路的操作的激活模式之前的预定量的时间，声明所述信号。
6.如权利要求
1所述的通信装置，其中，在所述数字处理电路的操作的关闭模式之前的预定量的时间，声明所述信号。
7.如权利要求
1所述的通信装置，其中，由定时电路产生表示射频电路的操作模式改变的信号。
8.如权利要求
1所述的通信装置，其中，响应于所述信号的声明，为所述第一总线主控器提供对总线的独占访问。
9.如权利要求
1所述的通信装置，其中，所述总线为多层总线，其中，响应所述信号的声明，为所述第一总线主控器提供对所述总线的一层的独占访问，同时允许所述一个或多个其它总线主控器访问所述多层总线的其它层。
10.如权利要求
1所述的通信装置，其中，将总线仲裁器构造为响应于所述信号来限制对所述一个或多个其它总线主控器授予总线的所有权。
11.如权利要求
1所述的通信装置，其中，将所述一个或多个其它总线主控器构造为响应于所述信号而禁止用于获取总线所有权的请求。
12.如权利要求
1所述的通信装置，其中，通过响应于所述信号对所述一个或多个其它总线主控器执行较不利的仲裁策略来限制所述一个或多个其它总线主控器的访问。
13.一种用于操作包括射频(RF)电路和数字处理电路的通信装置的方法，该方法包括在第一总线主控器和一个或多个其它总线主控器的访问总线的请求之间进行仲裁；接收表示射频电路的操作模式改变的信号；和响应于所述信号限制所述一个或多个其它总线主控器对总线的访问。
14.如权利要求
13所述的方法，其中，通过响应于所述信号对所述一个或多个其它总线主控器执行较不利的仲裁策略来限制所述一个或多个其它总线主控器的访问。
15.如权利要求
13所述的方法，其中，所述信号表示到射频电路的操作的激活模式的改变。
16.如权利要求
13所述的方法，其中，在改变到射频电路的操作的激活模式之前的预定量的时间，声明所述信号。
17.一种移动电话，包括射频收发器，用于对射频信号进行操作；和数字处理电路，其与所述射频收发器耦合，其中，所述数字处理电路包括与总线耦合的第一总线主控器；与总线耦合的一个或多个其它总线主控器；和总线仲裁器，其被构造为在所述第一总线主控器和所述一个或多个其它总线主控器的访问总线的请求之间进行仲裁；其中，响应于表示射频收发器的操作模式改变的信号来限制所述一个或多个其它总线主控器对总线的访问。
18.如权利要求
17所述的移动电话，其中，所述信号表示到射频收发器的操作的激活模式的改变。
19.如权利要求
18所述的移动电话，其中，在改变到射频收发器的操作的激活模式之前的预定量的时间，声明所述信号。
20.如权利要求
17所述的移动电话，其中，在所述数字处理电路的操作的关闭模式之前的预定量的时间，声明所述信号。
专利摘要
一种通信装置包括射频电路，其对射频信号进行操作；和数字处理电路，其与射频电路耦合。所述数字处理电路包括与共享总线耦合的多个总线主控器。提供总线仲裁器用于在第一总线主控器和一个或多个其它总线主控器的访问总线的请求之间进行仲裁。响应于表示RF电路的操作模式改变的信号来限制一个或多个其它总线主控器对总线的访问。在一个特定实现中，通信装置采用时域隔离，其中，当激活射频电路时，数字处理电路处于关闭模式。
文档编号G06F13/36GK1998144SQ20058001553
公开日2007年7月11日 申请日期2005年3月31日
发明者菲利普·M·马索斯, 弗莱德里克·A·拉什, G·迪瓦克尔·维沙克哈德他 申请人:硅谷实验室公司导出引文BiBTeX, EndNote, RefMan