时钟和数据恢复电路以及使用其的系统的制作方法
【专利说明】时钟和数据恢复电路以及使用其的系统
[0001]相关申请交叉引用
[0002]本申请要求于2014年12月5日在韩国知识产权局提交的第10_2014_0174449号韩国申请的优先权，该韩国申请通过引用全部合并于此。
技术领域
[0003]各种实施例涉及一种半导体器件，更具体地，涉及一种时钟和数据恢复电路以及使用其的系统。
【背景技术】
[0004]—般而言，通过小数目的数据总线执行串行数据通信的系统使用时钟和数据恢复方法。该时钟和数据恢复方法从串行数据产生参考时钟信号，并且使用产生的时钟信号作为用于接收数据的选通信号。因此，传输器可以传输具有与时钟信号相关的信息的数据，而接收器可以从数据产生时钟信号，然后与产生的时钟信号同步地从传输器接收数据。
[0005]为了最小化由噪声和抖动引起的信号失真以及为了增大数据有效窗口，接收器可以将从数据产生的时钟信号的相位与数据的转换点进行比较，并且调整时钟信号的相位。
【发明内容】
[0006]在本发明的实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为通过比较时钟信号和数据来产生早相位检测信号和晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为基于早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为在时钟信号的每个周期接收滤波单元的输出，并通过在求和时间期间求和从滤波单元接收的上行信号的数目和下行信号的数目来产生第一相位控制信号和第二相位控制信号，求和时间是时钟信号的周期的η倍大，其中，η是等于或大于2的整数。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为根据第一相位控制信号和第二相位控制信号来调整时钟信号的相位。
[0007]在本发明的实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为通过比较第一时钟信号和数据来产生早相位检测信号和晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为根据早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目来产生上行信号和下行信号。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为与第一时钟信号同步地求和上行信号的产生次数的数目和下行信号的产生次数的数目，并与第二时钟信号同步地输出求和结果作为第一相位控制信号和第二相位控制信号。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为在与第二时钟信号同步地更新时，基于第一相位控制信号和第二相位控制信号来调整第一时钟信号的相位。
[0008]在实施例中，时钟和数据恢复电路可以包括相位检测单元，相位检测单元被配置为接收时钟信号和数据，在时钟信号的边缘领先数据的转换点时产生早相位检测信号，并在时钟信号的边缘在数据的转换点之后时产生晚相位检测信号。时钟和数据恢复电路还可以包括滤波单元，滤波单元被配置为在早相位检测信号的产生次数的数目和晚相位检测信号的产生次数的数目之间的差达到预定值时产生上行信号和下行信号中的一个。时钟和数据恢复电路还可以包括相位信息求和单元，相位信息求和单元被配置为在求和时间期间求和接收的上行信号的数目和下行信号的数目，并产生第一相位控制信号和第二相位控制信号。时钟和数据恢复电路还可以包括相位内插器，相位内插器被配置为接收第一相位控制信号和第二相位控制信号，并调整时钟信号的相位。
【附图说明】
[0009]图1是示出根据本发明的实施例的系统的配置的示图；
[0010]图2是示出根据本发明的实施例的时钟和数据恢复电路的配置的示图；
[0011]图3A至图3D是示出图2的相位检测单元的操作的示图；
[0012]图4是示意性地示出图2的相位信息求和单元的配置的框图；
[0013]图5是示出图4的上行信号加法器的配置的示图；
[0014]图6是示出图5的上行信号加法器的操作的时序图；
[0015]图7示出根据本发明的实施例的采用存储控制电路的系统的框图。
【具体实施方式】
[0016]在下文，以下将参考附图通过各种实施例描述根据本发明的时钟和数据恢复电路以及使用其的系统。各种实施例涉及一种时钟和数据恢复电路，其能够在短周期获取时钟信号的相位信息，并且在较长周期调整时钟信号的相位。
[0017]参照图1，示出了图示根据本发明的实施例的系统I的配置的示图。在图1中，系统I可以包括传输器110和接收器120。传输器110可以指表示传输数据的数据传输侧的组件。此外，接收器120可以指表示从传输器110接收数据的数据接收侧的组件。例如，系统I可以包括主设备和从设备。当数据从主设备传输到从设备时，主设备可以被设定为传输器110。此外，从设备可以被设定为接收器120。另一方面，当数据从从设备传输到主设备时，主设备可以被设定为接收器120。此外，从设备可以被设定为传输器110。
[0018]形成系统I的传输器110和接收器120可以使用小数目的数据总线，通过串行数据传输方法来彼此通信。参照图1，传输器110可以包括数据编码器111。接收器120可以包括时钟和数据恢复电路(CDR) 121以及数据译码器122。传输器110可以通过多个数据总线131、132和133电耦合到接收器120。图1示出使用三条数据总线131、132和133。然而，本发明不限于此。传输器110可以通过经由数据编码器111编码内部数据来产生数据Dl、D2和D3。可以通过数据总线131、132和133顺序地串行传输数据Dl、D2和D3。数据D1、D2和D3可以指示通过数据总线131、132和133传输的数据。此外，内部数据可以指示在传输器110或接收器120中使用的数据。
[0019]接收器120的时钟和数据恢复电路121可以从通过数据总线131、132和133传输的数据产生时钟信号CLK。时钟信号CLK可以用作选通信号。此外，接收器120可以与时钟信号CLK同步地接收通过数据总线131、132和133传输的数据Dl、D2和D3。数据译码器122可以将通过数据总线131、132和133传输的数据Dl、D2和D3转换为内部数据。数据编码器111和数据译码器122可以包括用于将内部数据转换为数据Dl、D2和D3或将数据Dl、D2和D3转换为内部数据的转换表。
[0020]时钟和数据恢复电路121可以从数据D1、D2和D3产生时钟信号，并通过将时钟信号CLK与数据Dl、D2和D3进行比较来调整时钟信号CLK的相位。
[0021]参照图2，示出了图示根据本发明的实施例的时钟和数据恢复电路2的配置的示图。在图2中，时钟和数据恢复电路2可以包括相位检测单元210、滤波单元220、相位信息求和单元230以及相位内插器240。相位检测单元210可以接收时钟信号CLK和数据DATA。相位检测单元210还可以在时钟信号CLK的每个周期比较时钟信号CLK和数据DATA。例如，相位检测单元210可以检测时钟信号CLK的边缘是领先于数据DATA的转换点还是落后于数据DATA的转换点。相位检测单元210可以比较时钟信号CLK和数据DATA。相位检测单元210还可以产生早相位检测信号ER和晚相位检测信号LT。例如，相位检测单元210可以在时钟信号CLK的边缘领先数据DATA的转换点时产生早相位检测信号ER。此外，相位检测单元210可以在时钟信号CLK的边缘落后于数据DATA的转换点时产生晚相位检测信号LT0以下将描述相位检测单元210的特定操作。
[0022]滤波单元220可以从相位检测单元210接收早相位检测信号ER和晚相位检测信号LT。滤波单元220还可以产生上行信号UP和下行信号DN。滤波单元220可以基于早相位检测信号ER被产生多少次(在下文中，称为早相位检测信号ER的产生次数的数目)以及晚相位检测信号LT被产生多少次(在下文中，称为晚相位检测信号LT的产生次数的数目)来产生上行信号UP和下行信号DN。滤波单元220可以在早相位检测信号ER的产生次数的数目与晚相位检测信号LT的产生次数的数目之间的差达到预定值时，产生上行信号UP和下行信号DN中的一个。该预定值可以对应于滤波单元220的滤波深度。例如，当滤波深度被设定为3时，滤波单元220可以产生下行信号DN，其中，早相位检测信号ER的产生次数的数目比晚相位检测信号LT的产生次数的数目大3。此外，滤波单元220可以产生上行信号UP，其中，晚相位检测信号LT的产生次数的数目比早