技术编号:10017728
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。在采用现有的译码电路对NOR(或非)闪存存储单元进行读取操作时,经常会因为选中位线旁边的位线对选中位线的干扰而导致存储信息读取错误。因此,有必要设计一种新的译码技术来减小读取操作时选中位线旁边的位线对选中位线的干扰,并进一步减小读错的风险。实用新型内容本实用新型的目的是提供一种译码电路,该译码电路能够减小读取操作时选中位线旁边的位线对选中位线的干扰,并进一步减小读错的风险。为了实现上述目的,本实用新型提供一种译码电路,该译码电路包括N行选通管,第I行选通管...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。