技术编号：10614461
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。传统的芯片内部含有模块电路及测试电路层(diewrapper)，一般而言，测试电路层是边界扫目苗(boundary scan)或是电机电子工程师协会的1500标准(IEEE1500)。经由测试电路层的设置，当待测芯片设于一测试板上，便可通过测试板输入一测试向量信号至芯片的测试电路层，以达测试待测芯片的模块电路的电路功能是否符合预期设计的目的。然而，待测芯片内部额外设计测试电路层会造成整体电路设计的复杂度。并且，当多个待测芯片封装于一半导体元件时，必须将各待...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。