技术编号:10625852
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 现有半导体领域中,半导体电路已经发展为具有多层互连的集成电路 (integrated circuit,1C)。在多层互连的1C中,形成金属互连结构的过程包括通过刻 蚀介质层以形成沟槽或通孔,然后在沟槽或通孔中填充导电材料。其中,应用的很多新的材 料和工艺可以进一步改善器件的性能。例如超低介电常数(Ultra low K,ULK,其中K为介 电常数且小于或等于2. 5)的介电材料作为介质层能够有效降低集成电路的RC (电阻和电 容)延迟。 现有金属互连结构...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。