技术编号：10663371
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 本发明大体上涉及集成电路，且更特定来说，涉及诊断集成电路（1C)中的扫描链 故障。 可测试性设计(DFT)方法是基于扫描链的设计，其用于测试集成电路。基于扫描链 的设计是用于诊断制造缺陷的优选机制。基于扫描链的诊断对于较大集成电路快速且有 效，借此改进产品良率。基于扫描链的诊断识别1C中的电路中的逻辑故障的根本原因。在1C 测试期间，还测试扫描链以确保扫描链无缺陷。扫描链中的任何缺陷使得难以调试。调试扫 描链的常规方法包含S0M(扫描光学显微术)或EMM...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。