技术编号：10663770
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 选择性区域外延可以用于在硅(Si)衬底上形成III-V M0S器件。通常，选择性区域 外延是指穿过沉积在半导体衬底上的图案化电介质掩模的外延层的局部生长。然而，当 IIι-v材料在Si衬底上生长时，产生缺陷。缺陷是由于IIι-v材料与Si之间的晶格失配以及 从Si材料移动到III-V材料的无极性到极性转变。这些缺陷可以减小III-V材料中的载流子 (例如电子、空穴或这两者)的迀移率。由于缺陷，用于互补金属氧化物半导体（"CMOS"）系统 的基于III-V...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。