技术编号:11155886
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及数字电路设计分析工具技术领域,特别是涉及时序分析对比的方法。背景技术现有技术中,STA(StaticTimingAnalysis)技术是一种穷尽分析方法,用以衡量电路性能,它提取整个电路的时序路径,通过计算信号在路径上的延时传播,找出违背时序约束的错误,主要检查建立时间和保持时间是否满足要求,而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。但是STA可能会有20%甚至更大的分析误差。误差的第一个来源是延迟计算,STA工具使用简化的延迟模型,掩盖了实际的电路行为,例如同时切换多个...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。