技术编号：11161447
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本申请总体上涉及用于制造半导体器件的方法。更具体地，公开的实施例涉及用于去除外延生长工艺期间在半导体器件上形成的核的方法。背景技术外延生长是在半导体衬底上创建结晶区的常用方法。然而，在半导体衬底的非期望区域中的半导体结构的形成是不希望的。例如，在半导体衬底的非期望区域生长的任何半导体结构可能不利地影响在衬底上形成的器件的电和/或机械特性。选择性外延生长(SEG)用于在半导体衬底的目标区域上创建结晶区。对于选择性外延生长，半导体衬底覆盖有掩膜材料，暴露底层衬底的某些区域。对于这样的半导体衬底，外延...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。