技术编号：11215269
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及高压器件应用于低电压电路的比较器电路，尤其涉及一种高压器件工作在低电压下的全差分低功耗比较器。背景技术现有技术中，常用的全差分CMOS时钟控制比较器电路结构请参照图1至图3，为了减少静态功耗，通常由一个前置放大器和一个后置锁存器组成，其中前置放大器用于将输入信号和参考电压的差值放大，为了实现高速比较，前置放大器的放大倍数一般在10dB左右，而后置锁存器将放大后的信号通过时钟控制的再生正反馈实现快速翻转，以产生比较器输出结果。图1至图3所列举的几种CMOS时钟控制比较器，在正常工艺和正常...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。