技术编号:11323488
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及芯片设计的技术领域,尤其涉及一种逻辑电路设计的验证方法、装置、电子设备及存储介质。背景技术由于集成电路越来越复杂,数字IC设计工程师通过SystemVerilog编写的逻辑电路代码,即被验设计(DesignUnderTest,DUT)也越来越复杂,如何保证逻辑电路代码的正确性就越来越重要。而数字IC验证工程师的工作,主要是基于电子设计自动化(ElectronicsDesignAutomation,EDA)软件编写测试程序验证逻辑代码的功能。目前主流的测试程序是基于SystemVeril...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。