技术编号：11325502
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一体化封装电路，特别涉及射频基带一体化集成的封装方法。背景技术现有的北斗射频基带一体化电路，由于受射频和基带芯片不同材料制程的限制，无法实现SOC的高灵敏度集成要求。常规的SIP工艺通常由PCB基板，通过芯片堆叠组装而成，其结构参见图1，其大致包括：位于底部的PCB基板1；位于该PCB基板上方的芯片201，设置BGA焊球3，位于其上方的PCB基板2；其PCB基板2上方安装芯片301，以及位于该芯片301上方堆叠芯片302。现有的这种结构，信号的传输会受到多异质芯片201，301,302...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。