技术编号：11407445
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本文描述的各种电路实施例通常涉及存储器架构以及用于访问存储器架构的方法，并且更具体地涉及在静态随机存取存储器(SRAM)中实现基本同步的读和写功能的方法和电路架构。背景技术在单个时钟周期内采用读和写功能访问存储器一直为用户所需。过去，这一需求是通过在一个时钟周期内依次使用时钟上升沿和下降沿来实现。该方式被称为“双端口功能”。它使得两倍于单端口存储器的周期时间得以实现。然而，随着日益渐小拓扑结构所带来的时序错配和较低工作电压会对双端口功能模式的工作性能造成限制。采用异步功能是通过提供可用的异步内存...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。