技术编号：11412382
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及锁相环电路。背景技术本文提供的背景技术说明用于大致描述公开的背景。所呈现的本发明人的工作在本背景技术部分中所述的工作、以及该说明在提交本发明时不能作为现有技术的方面的程度上既不明示地也不暗示地承认为针对本公开的现有技术。锁相环(PLL)广泛应用于例如用于时钟产生、数据提取以及重定时的电子装置中。PLL理想的特征包括低抖动、低功率、小面积、宽操作范围、对处理、电压以及温度变化抗扰等等。发明内容本公开的方面提供一种锁相环电路。该锁相环电路包括振荡器、检测块、积分路径和比例路径。振荡器产生振...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。