技术编号：11450398
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。用于多线程处理器的高效中断路由背景技术本发明一般地涉及用于多线程处理器的高效中断路由，更具体地说，涉及促进主机或启用的核心(core)处置处于等待中的线程的输入/输出(I/O)中断的经修改优先级路由。一般而言，在过去数十年中处理器速度已提高，但是存储器访问速度尚无成比例的增加。继而，计算系统中处理器周期时间越快，当等待来自存储器的数据时延迟越明显。此类延迟的影响可通过计算系统的处理器内的多线程被缓和，所述多线程允许处理器的各个核心由被称为线程的多个指令流共享。举例而言，在由核心处理的第一线程的延...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。