技术编号:11531999
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。数字到相位转换器背景领域本发明涉及电子电路,尤其涉及用于将数字信号转换成时钟相位的电子电路。背景技术在电子系统中高速串行通信链路的使用持续增长。高速串行通信链路可以根据各种标准(诸如USB、HDMI、SATA、以及PCIe)来操作。串行器/解串器(SERDES)从串行通信链路传送和接收数据。图1是解串器(也被称为时钟和数据恢复电路或CDR)的功能框图。该解串器是“半速率”设计,其中时钟信号的频率是数据率的一半。采样器模块111基于来自数字到相位转换器121的采样时钟信号Φ0、Φ90、Φ180、Φ...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。