技术编号:11589349
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及锁相环电路领域,尤其涉及一种锁相环带宽控制电路及方法。背景技术锁相环路(PhaseLockedLoop,PLL)是一种反馈控制电路,简称锁相环,可以利用外部输入的参考信号控制环路内部振荡信号的频率和相位。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,也即输出电压与输入电压的相位被锁住。锁相环通常由鉴相器(PhaseDetector,PD)、环路滤波器(LoopFilter,LF)以及压控振荡器(VoltageControlledOs...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。