技术编号:11656666
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于半导体集成电路技术领域,具体涉及一种静电放电保护电路。背景技术静电放电是在电子装配过程中电路板与元件损坏的一个熟悉且被低估的根源。它影响着每一个制造商,无论其大小。虽然很多人认为他们是在静电放电安全的环境中生产产品,但事实上静电放电有关的损坏继续给全世界电子制造工业带来每年数十亿美金的代价。一颗静电放电设计良好的芯片,应该在每个输入和输出脚上都有专门的静电放电保护电路。传统的静电放电电路如图1所示,芯片引脚IN端接NMOS晶体管的漏极,NMOS晶体管的栅极和源极都接地。这种传统的静电放...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。