技术编号:11730782
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体集成技术领域,尤其涉及一种绝缘体上锗衬底结构及其制备方法。背景技术随着MOS器件的特征尺寸已经进入到纳米量级,传统的SiO2/Si系统已经不能满足集成电路发展的要求。而高k栅介质的使用在降低栅极漏电的同时也减小了沟道载流子迁移率,使器件驱动能力下降。因此,需要采用高迁移率的沟道材料和新的器件结构来提高器件的综合性能。其中,绝缘体上锗(GeOI)衬底既具有高迁移率,又具备静电完整性,因此,成为近几年人们研究的热点之一。采用晶圆键合的方法形成绝缘体上锗(GeOI)的过程中,隔离层的层...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。