技术编号：11733135
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及异或电路，特别是一种低压源耦异或逻辑电路结构。背景技术传统源耦异或逻辑的电路结构包括：两对NMOS输入的差分对、一对叠层的PMOS输入的差分对、负载和偏置电流源。它采用的叠层电路结构，要求电源电压在一定值时才能保证电路正常工作。但随着现代工艺技术的提高，工艺线宽越来越小，导致了所需电源电压越来越小，传统的异或逻辑电路结构已经无法满足更低电压工作要求。发明内容本发明的目的在于克服现有技术的不足，提供一种低压源耦异或逻辑电路结构，采用折叠的方法，减小传统源耦异或电路在垂直方向上的叠加层数，...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。