技术编号:11782326
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及密码芯片领域,特别是指一种适用于模除算法的新架构及非交织一维脉动架构。背景技术在芯片内部的电路中需要进行信号的各种变换处理,即进行二进制的加减乘除操作,加减乘除的运算速度对芯片内部电路的处理速度与面积有着直接的影响。由于乘除运算均可归结为加减运算,所以加减运算的进位传播速度,决定了运算的关键延时与性能。现有技术中,为了消除加减运算的进位传播,采用基于Takagi的扩展加减算法,并采用冗余数算术消除进位传播。然而,在Takagi算法中,不平衡的流水线导致在不同的情况下,分配到一个时钟...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。