技术编号：11864607
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于集成电路设计领域，具体涉及一种面向于多核处理器本地双端口应对多核处理器监听访问冲突的Cache设计结构及方法。背景技术随着处理器技术水平的提升，单纯追求系统主频来提高处理器性能的发展模式已经难以为继。为此，通过在一块芯片上集成多个处理器核心而解决性能瓶颈的多核处理器应运而生。它能够以较低的频率实现较高的性能，同时在相同的性能水平下可以避免单核处理器较大的功耗开销。多核处理器设计面临的首要问题是，如何维护各个处理器本地Cache的数据一致性问题。目前商用处理器由于集成的核数较少，因此大多...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。