技术编号:11955942
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。版图布局优化的集成电路【技术领域】本发明涉及一种电路设计领域,尤其涉及接口单元布局优化的集成电路。【背景技术】现有DDR(DoubleDataRate)2/DDR3/LPDDR2/LPDDR3/DDR4/LPDDR4lvds等芯片(或称集成电路、晶片)的信号接口的版图布局,通常从内到外依次排布有:低压区域及接收单元121,PMOS驱动单元的前级驱动122,NMOS驱动单元的前级驱动123,PMOS驱动单元124,NMOS驱动单元125,用作静电保护的P型二极管126及N型二极管127,具体请参考...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。