技术编号:12071787
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开的实施例总地涉及管理一个或多个处理器的高速缓存,更具体地涉及减少使用扩展MESI协议的多处理器系统的互连结构系统上的流量。背景技术处理器可以包括一个或多个处理核、高速缓存以及用于管理导向主存储器的读操作和写操作的高速缓存控制器。该高速缓存控制器是与处理核和主存储器耦合以管理高速缓存上的操作的电路逻辑。高速缓存可以包括不同类型的高速缓存。例如,处理核可以包括专用于处理核的L1高速缓存。多核处理器可以包括由多个核共享的L2高速缓存。此外,处理器的全部核可以共享共同的L3高速缓存。在一些实现方式...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。