技术编号：12114561
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及片上网络(Network-on-Chip,NoC)技术领域，具体涉及一种多目标NoC测试规划优化方法。背景技术集成电路制造工艺的迅速发展使得单芯片上集成越来越多的IP(IntellectualProperty)IP核，传统的基于总线架构的SoC(System-on-Chip)面临通信带宽低、时钟同步难、可扩展性差等难以突破的瓶颈问题。因此，一些研究人员采用以通信为中心的设计替代以计算为中心的设计，移植计算机网络的思想到芯片设计中，提出全新的NoC(Network-on-Chip)集成电...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。