技术编号:12370380
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体集成电路制造领域特别是涉及一种VDMOS集成ESD结构的制备方法。背景技术现有ESD制备工艺结构及工艺:1.外延制备之后首先在外延上直接生长一层很厚的场氧化层。再利用光刻形成需要的图形,湿法腐蚀掉多余位置的场氧。这样就使得有源区位置的外延层在场氧生长中损耗了,降低了整个外延结构的耐压能力。2.直接生长场氧的方式,在形成场氧图形之后,场氧全部位于外延层表面,这样导致有源区与外延表面的台阶高度差很大,在后面那段制程中多晶硅淀积上去之后台阶差进一步加大,影响了后面的硅片表面平整,给后续...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。