技术编号:12597168
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种用异步总线产生时钟输出的方法。背景技术在电子电路中,时钟是一个数字系统重要信号,大量的数据处理、传输都需要时钟的同步或触发。电路系统有不少外设是需要提供时钟才能有效的工作起来。外设或从设备通常自带有时钟模块,或者由主设备提供时钟给外设。但很多处理器并没有设计含有数字时钟信号的输出,外设自带时钟模块会导致每个外设都要配时钟晶体或晶振等外围器件,这将导致成本增加,同时也占用电路板的面积。发明内容本发明所要解决的技术问题是,克服上述背景技术的不足,提供一种用异步总线产生时钟输出的方法,利...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。