技术编号:12598956
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于半导体制作技术领域,尤其涉及一种晶圆临时键合方法。背景技术随着半导体新品对各种元器件集成度和功能的要求越来越高,传统的二维集成电路已经难以满足需求,因此,新的技术,三维集成电路(3DIC)应运而生,其主要原理就是通过将晶圆和晶圆(WafertoWafer)或芯片和晶圆(ChiptoWafer)上下层层堆叠的方式来提高芯片或各种电子元器件的集成度。在3DIC工艺中,需要对晶圆进行减薄,一是为了减少封装厚度,二是通过减薄来暴露出用于链接上下两晶圆的通孔(Via)金属塞。但超薄器件的晶圆,由...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。