技术编号：12718668
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于数字信号处理技术领域，具体地说，是涉及一种定点加法结果位宽限制的处理方法和装置。背景技术加法器作为数据处理的基本器件不仅单独使用于数据处理集成电路中，而且还作为一个基本的部件应用于乘法器等处理器的运算部件中。大部分算法中都会用到乘法操作，特别是在信号处理算法中，先进行乘法操作然后将乘法结果与累加寄存器中的结果相加/减的乘累加操作是核心操作之一，这使得每秒可执行乘累加操作数（MAC/S）成为简单衡量一个数字信号处理器计算能力的指标之一。不仅是在数字信号处理器中，通用处理器为了中也集成了乘...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。