技术编号:12837783
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是关于一种数字存储器装置,特别是关于一种控制已启用错误订正编码的快闪存储器的读取时间的装置与方法。背景技术存储器装置可具有各种不同的存储器阵列类型,例如可包含或非型(NORtype)以及与非型(NANDtype)的存储器阵列。由于成本上的巨大优势,NAND型快闪存储器变逐渐普及。再者,现今的NAND型快闪存储器可具有各式各样不同的接口,范围从传统的NAND接口到低针脚数(LowPinCount,LPC)的序列周边接口(SerialPeripheralInterface,SPI)。然而,NA...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。