技术编号：13839147
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体制造技术领域，尤其涉及一种提高存储单元区与控制电路区侧墙厚度差的方法。背景技术侧墙的厚度直接影响着MOS管的源漏极S\/D的离子注入，进而决定着MOS管的电学性能，同时存储单元区(CELL区)和控制电路区(PERI区)的性能共赢取决于两者侧墙的厚度差。现有制程中，CELL区和PERI区的侧墙是用氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，ONO)结构同时完成，两者的厚度差在4nm左右。CELL区和PERI区侧墙的厚度差决定着两者电性能是否能够共赢。在闪存现有制...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。