技术编号:13936260
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造技术领域,特别涉及一种静电放电保护结构及其形成方法。背景技术集成电路容易受到静电的破坏,一般在电路的输入输出端或电源保护装置会设计保护电路,以防止内部电路因受到静电而受损坏。在现有的集成电路设计中,常采用静电放电(ESD,Electrostatic Discharge)保护结构以减少静电破坏。现有的静电放电保护结构主要包括:栅接地的N型场效应晶体管(Gate Grounded NMOS,简称GGNMOS)保护电路、可控硅(Silicon Controlled Rectifie...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。