技术编号：14010991
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。计算行业致力于提高软件驱动的计算设备的速度和效率。软件驱动的计算设备采用以常规时间方式处理机器可读指令的一个或多个中央处理单元(CPU)。硬件加速部件(诸如，现场可编程门阵列(FPGA))已被用于补充由软件驱动的计算设备所执行的处理。发明内容根据第一方面，提供了一种用于实现卷积神经网络的硬件加速部件。该硬件加速部件被配置为接收输入数据和权重数据，并且被配置为生成M个输出数据平面。硬件加速部件包括N个功能单元行和M个功能单元列的阵列，被配置为存储输入数据的N个输入数据缓冲器的阵列以及被配置为存储权...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。