技术编号：14011619
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及用于探测静电放电的数量的设备和方法。背景技术集成电路包含多个由不同材料构成的结构。由于变得更小的结构尺寸，这些结构对应力的敏感性强烈上升。应力的形式是芯片中或通过芯片的静电放电ESD。当具有不同电子亲和性的两个面相互碰触时这些静电放电由于电荷分离和电荷聚集而形成。如果小构件已经从机器或包装中滑出，那么会产生静电电荷。这样的静电电荷使构件充电直至几千伏。与技术有关地可能从1伏起已经出现现代ASIC中的构件和结构的缺陷。静电放电较频繁地出现。然而为了能够实现芯片的加工或处理，将电压钳制在I...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。