技术编号：14217717
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及芯片验证技术，具体的说是一种使用二进制保存激励和仿真结果的链路层验证平台和方法。背景技术在IC\/FPGA设计领域，随着设计规模的不断增大，仿真验证所占用的时间也变得越来越长。通常对于待测设计会搭建一个测试平台（Testbench）。测试平台是一段仿真代码，常采用Verilog、VHDL、SystemC等语言编写。现有通常验证平台结构，如附图1所示，现有测试平台（Testbench），通常如图所示，使用代码编写报文产生模块(Frame_Gen)产生测试激励，经过待测设计(DUT)后得到...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。