技术编号:14359244
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及时钟恢复技术领域,尤其涉及一种基于FPGA的快速时钟恢复电路。背景技术随着串行通信技术的不断发展,网络中的串行数据量不断增大,然而数据在传输过程中不可避免的会出现时钟的抖动,这些抖动给数据传输带来了偏差,因此必须进行时钟的恢复,继而用于数据的重定时。随着集成电路的不断发展,利用FPGA(Field Programmable Gate Array,现场可编程门阵列)实现时钟恢复可以避免使用额外的硬件电路,减小电路面积,提高集成度,同时还可以大大缩短设计周期,节省设计成本。在实现本发明的过...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。