技术编号:14745349
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本公开涉及电路,并且更具体地讲,涉及具有带耦合栅极的晶体管的电路。背景技术对作为时间(dV/dt)的函数的漏极到源极电压的控制对于电磁兼容性(EMC)符合性、半桥或全桥拓扑中的驱动器完整性、以及可能产生器件故障或额外功率损耗的激振效应可能是重要的。对dV/dt的控制可能是具有挑战性的,因为耗尽型高电子迁移率晶体管(HEMT)的接通和关断是借助高端晶体管和低端晶体管之间的浮动中间节点来进行的,并且因为耗尽型HEMT中的小寄生电容产生显著的dV/dt,诸如大于50V/ns。能量损耗对于在高频率、高电...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。