技术编号:14748563
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种占空比稳定和低抖动时钟电路,属于集成电路时钟系统涉及领域,主要用来稳定高速时钟信号的占空比,降低时钟抖动,有效提高时钟系统的性能。背景技术随着通信技术、计算机技术、微电子技术的高速发展,电子技术的应用已渗透到经济国防领域的各个角落,各种高性能的电子产品不断涌现。A\/D转换器将广泛应用于传感器的数据处理及采集通道中,是这些应用领域中电子系统的核心器件。常规通信系统中接收机一般要使用多级下变频,将射频信号转换成足够低的中心频率,以便在可能的频率下通过A\/D转换器对信号进行采样,并由...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。