技术编号:14878988
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。背景技术时钟与数据恢复(CDR)电路是串行器/解串器(SerDes)设计(例如,高速串行输入/输出(I/O)设计)中的重要接收器(RX)部件。为了以高速度传输串行数据,CDR从所接收的串行数据中提取相位信息并且生成与数据同步的时钟-即,输出用于RX部件的经恢复的时钟和数据信号。根据传入数据流来生成准确的时钟信号的能力需要产生最低误码率(BER)的采样位置。为了高速串行数据传输,常常使用波特率相位检测而不是过采样过程,这是因为其简单性和低功耗。公知的波特率相位检测过程(例如,Mueller-Mül...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。