技术编号：15166734
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及半导体加工技术领域，特别是涉及一种晶片结合及剥离的方法。背景技术集成电路封装是半导体产业链中的核心环节之一，近年来，叠层芯片封装逐渐成为技术发展的主流。叠层芯片封装技术，简称3D封装，是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。随着对于大规模集成、高密度封装的需求日渐提高，堆叠中所用各层芯片的厚度需要减薄，目前较为先进的叠层封装的芯片厚度都在100μm以下，对于一些应用，硅晶片/芯片被后侧研磨并抛光到50μm甚至更薄。虽然单晶硅具有非常高的机械...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。