技术编号:15308470
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种适合于制造三维集成层叠电路的片、及使用有该片的三维集成层叠电路的制造方法。背景技术从近年来的电子电路的大容量化、高功能化的角度出发,将多个半导体芯片立体层叠而成的三维集成层叠电路(以下有时称为“层叠电路”)的开发正在进行。这样的层叠电路中,为了小型化及高功能化,使用具有从电路形成面起贯穿至其相反面的贯通电极(TSV)的半导体芯片。该情况下,被层叠的半导体芯片彼此通过各自所具备的贯通电极(或设置在贯通电极的端部的凸块)彼此间的接触而被电连接。制造这样的层叠电路时,为了确保上述的电连接...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。