技术编号:15452249
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及纳米线半导体器件如纳米线FET的领域。本发明更具体涉及在半导体器件中的纳米线之间形成内间隔的方法,以及包含内间隔的纳米线半导体器件。本发明更具体涉及用于栅极全包围器件的内间隔的形成。发明背景形成堆叠纳米线是降低半导体器件特征尺寸的重要步骤。必须解决的一个重要问题是减小由于晶体管栅极和源漏区之间的重叠引起的寄生电容。为了最大程度地减小寄生电容,形成内部间隔必须是纳米线集成方案中的一个集成部分。但是,形成内间隔可能是耗费工艺和/或材料的。因此,形成内间隔的方法还有改善的空间。发明内容本发明...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。