技术编号：15464221
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体器件制造方法，特别是涉及一种减少介质层特别是氧化硅薄膜中氢键缺陷的方法。背景技术半导体工艺中，为了绝缘隔离半导体器件与金属布线层、或者相互隔离多个金属布线层，如图1a所示，通常在接触端子(例如MOSFET的栅极或源漏接触)相连的金属连接结构例如互联布线之间通过旋涂、喷涂、丝网印刷或低温CVD工艺等形成介电常数较低的绝缘层。一种典型的绝缘层是利用TEOS作为原料沉积形成的氧化硅薄膜(也可以简称TEOS)，以用作层间绝缘层。同时，在形成金属互联过程中需要对于介质层进行光刻/刻蚀等...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。