技术编号:15464223
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种高压VDMOS器件的制造方法。属于集成电路或分立器件制造技术领域。背景技术在使用掺锑衬底的高压VDMOS器件制造工艺过程中,背面接触电阻一直是影响器件二极管正向压降和导通电阻的重要影响因素。由于掺锑衬底掺杂浓度不够高,一般衬底电阻率在0.008-0.02ohm.cm即掺杂浓度在6.33e18/cm3-1.22e18/cm3,如衬底直接和背面金属接触,不能形成很好的欧姆接触,常规工艺是在正面工艺完成后,进行减薄,然后进行背面注入,进行退火,再生长背面金属的方法来增加衬底背面浓度,降低...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。