技术编号：15495230
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种半导体集成电路制造方法，特别是涉及一种双大马士革(Dual Damsecene,DD)通孔(VIA)工艺的返工方法。背景技术如图1所示，是现有双大马士革通孔工艺中做完通孔显影后的器件结构示意图；现有方法在通孔显影后如果发现异常，能进行返工，现有返工工艺的步骤包括：步骤一、如图1所示，双大马士革的通孔穿过第一低K介质层4，在所述第一低介电常数(K)介质层4上形成有第二介电抗反射涂层(DARC)层5，在所述第二DARC层5的表面上形成有图形化的第三金属硬掩模层7。定义所述通孔的掩模结构...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。