技术编号:15620574
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明有关一种半导体封装制程,尤指一种导线架式的电子封装件及其制法。背景技术目前应用于芯片封装领域的技术繁多,例如传统以导线架(Lead Frame)作为芯片承载件的封装制程,通过将半导体芯片透过如凸块的导电元件电性连接至导线架的导脚后,再经由一封装树脂包覆该半导体芯片及导脚以形成一半导体封装件。如图1所示,现有四方平面无引脚(Quad Flat No leads,简称QFN)型式的半导体封装件1,通过将半导体芯片11通过多个焊锡凸块110以覆晶方式接置于一导线架10上,再以封装胶体12包覆该半...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。