技术编号：15740390
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及具有未选择的存储器单元的泄漏补偿的存储器电路。背景技术缩小的半导体集成电路特征尺寸对半导体集成电路设计提出了越来越多的挑战。例如，高密度存储器单元的最小特征尺寸通常小于外围电路的对应特征尺寸。结果，未选择的存储器单元中的泄漏电流(ILEAK)可能不利地影响对公共位线上的所选择的存储器单元的正确感测。对于诸如快闪EEPROM和ROM存储器的非易失性存储器尤其如此。然而，这种不希望的泄漏电流也可能不利地影响易失性SRAM存储器的待机电流。此外，不期望的泄漏电流可能损害片上系统(SoC)应用...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。