技术编号:16148362
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本揭露涉及半导体装置封装及其制造方法。背景技术在集成电路的封装中,半导体裸片可通过接合来堆叠,且可被接合到例如内插件及封装衬底等其它封装组件。所得封装被称为三维集成电路(3DIC)。然而,翘曲、共面性及底胶爆裂问题对于3DIC来说是挑战。发明内容在一个方面中,本揭露涉及一种半导体装置封装,所述半导体装置封装包括衬底,其包含表面;半导体芯片,其位于所述衬底的所述表面上方;第一环结构,其位于所述衬底的所述表面上方;及第二环结构,其位于所述衬底的所述表面上方,其中所述第一环结构位于所述半导体芯片与所述...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。